📄 Description Générale
Le SN74HC165 est un registre à décalage 8 bits à chargement parallèle. Lorsque l'entrée SH/LD (Shift / Load) est à l'état bas, les huit entrées de données parallèles (A à H) sont chargées dans chaque étage. La sortie série se décale sur chaque front montant de l'horloge. Le dispositif fournit également une sortie série complémentaire. Une entrée d'inhibition d'horloge (CLK INH) permet de bloquer l'horloge. Le circuit fonctionne sous une tension d'alimentation de 2,0 V à 6,0 V et sur une plage de température -40 °C à +125 °C. Il est disponible en plusieurs boîtiers : SOIC‑16, SSOP‑16, PDIP‑16, SO‑16, TSSOP‑16, CDIP‑16, CFP‑16 et LCCC‑20.[reference:0][reference:1]
✨ Principales Caractéristiques
✔ Large plage de tension de fonctionnement : 2 V à 6 V
✔ Les sorties peuvent piloter jusqu'à 10 charges LSTTL
✔ Faible consommation : 80 µA ICC max
✔ Temps de propagation typique : tpd = 13 ns
✔ Courant de sortie : ±4 mA à 5 V
✔ Faible courant d'entrée : 1 µA max
✔ Sorties complémentaires (QH et QH)
✔ Entrées d’horloge avec fonction d’inhibition
✔ Plage de température étendue : -40 °C à +125 °C
✔ Boîtiers disponibles : SOIC (D), SSOP (DB), PDIP (N), SO (NS), TSSOP (PW)
🎯 Applications Typiques
- Contrôleurs logiques programmables (Programmable Logic Controllers)
- Appareils électroménagers (Appliances)
- Systèmes d’affichage vidéo (Video Display Systems)
- Expansion de sorties (Output Expander)
- Claviers numériques (Keyboards)
🔌 Brochage / Pinout
 |
| Brochage SN74HC165N |
| Broche | Nom | I/O | Description |
|---|
| 1 | SH/LD | I | Shift/Load (actif bas) – charge parallèle à 0, décalage à 1 |
| 2 | CLK | I | Horloge (front montant actif) |
| 3 | E | I | Entrée parallèle (bit 4) |
| 4 | F | I | Entrée parallèle (bit 5) |
| 5 | G | I | Entrée parallèle (bit 6) |
| 6 | H | I | Entrée parallèle (bit 7, poids fort) |
| 7 | QH | O | Sortie série complémentaire (inversée) |
| 8 | GND | — | Masse (0 V) |
| 9 | QH | O | Sortie série (non inversée) |
| 10 | SER | I | Entrée série |
| 11 | A | I | Entrée parallèle (bit 0, poids faible) |
| 12 | B | I | Entrée parallèle (bit 1) |
| 13 | C | I | Entrée parallèle (bit 2) |
| 14 | D | I | Entrée parallèle (bit 3) |
| 15 | CLK INH | I | Inhibition d’horloge (active à l’état haut) |
| 16 | VCC | — | Alimentation (2,0 V à 6,0 V) |
Les boîtiers D (SOIC), DB (SSOP), N (PDIP), NS (SO), PW (TSSOP) utilisent les brochages ci-dessus. Pour le boîtier FK (LCCC) à 20 broches, se référer à la figure 1 de la datasheet.[reference:2]
⚠️ Limites Maximales (Absolute Maximum Ratings)
| Symbole | Paramètre | Valeur | Unité |
|---|
| VCC | Tension d’alimentation | -0,5 … +7,0 | V |
| IIK | Courant de clamp d’entrée | ±20 | mA |
| IOK | Courant de clamp de sortie | ±20 | mA |
| IO | Courant de sortie continu (VO = 0 à VCC) | ±25 | mA |
| ICC | Courant continu à travers VCC ou GND | ±50 | mA |
| Tstg | Plage de température de stockage | -65 … +150 | °C |
Les contraintes au‑delà des limites maximales peuvent endommager le composant. Ces valeurs sont des tensions de contrainte uniquement ; un fonctionnement aux limites n’est pas garanti.[reference:3]
⚡ Classifications ESD
| Modèle | Valeur | Unité |
|---|
| Human Body Model (HBM), per ANSI/ESDA/JEDEC JS-001 | ±1500 | V |
JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.[reference:4]
📊 Conditions de Fonctionnement Recommandées
| Paramètre | Conditions | Min | Nom | Max | Unité |
|---|
| VCC | Tension d’alimentation | 2,0 | 5 | 6,0 | V |
| VIH | Entrée haut niveau | VCC = 2 V | 1,5 | – | – | V |
| VIH | | VCC = 4,5 V | 3,15 | – | – | V |
| VIH | | VCC = 6 V | 4,2 | – | – | V |
| VIL | Entrée bas niveau | VCC = 2 V | – | – | 0,5 | V |
| VIL | | VCC = 4,5 V | – | – | 1,35 | V |
| VIL | | VCC = 6 V | – | – | 1,8 | V |
| VI | Tension d’entrée | | 0 | – | VCC | V |
| VO | Tension de sortie | | 0 | – | VCC | V |
| Δt/Δv | Temps de montée / descente des fronts d’entrée | VCC = 2 V | – | – | 1000 | ns/V |
| Δt/Δv | | VCC = 4,5 V | – | – | 500 | ns/V |
| Δt/Δv | | VCC = 6 V | – | – | 400 | ns/V |
| TA | Température de fonctionnement (SN74HC165) | -40 | – | 125 | °C |
| TA | Température de fonctionnement (SN54HC165) | -55 | – | 125 | °C |
Toutes les entrées non utilisées doivent être reliées à VCC ou GND pour éviter un fonctionnement erratique. Référez-vous au rapport TI, « Implications of Slow or Floating CMOS Inputs », document SCBA004.[reference:5]
📊 Caractéristiques Thermiques
| Boîtier | RθJA (Junction‑to‑Ambient) | Unité |
|---|
| D (SOIC‑16) | 73 | °C/W |
| DB (SSOP‑16) | 82 | °C/W |
| N (PDIP‑16) | 67 | °C/W |
| NS (SO‑16) | 64 | °C/W |
| PW (TSSOP‑16) | 108 | °C/W |
Pour plus d’informations, voir le rapport SPRA953, « Semiconductor and IC Package Thermal Metrics ».[reference:6]
⚡ Caractéristiques Électriques (TA = 25 °C)
| Paramètre | Conditions | VCC | Min | Typ | Max | Unité |
|---|
| VOH | IOH = -20 µA, VI = VIH ou VIL | 2 V | 1,9 | 1,998 | – | V |
| VOH | | 4,5 V | 4,4 | 4,499 | – | V |
| VOH | | 6 V | 5,9 | 5,999 | – | V |
| VOH | IOH = -4 mA, VI = VIH ou VIL | 4,5 V | 3,98 | 4,3 | – | V |
| VOH | IOH = -5,2 mA, VI = VIH ou VIL | 6 V | 5,48 | 5,8 | – | V |
| VOL | IOL = 20 µA, VI = VIH ou VIL | 2 V | – | 0,002 | 0,1 | V |
| VOL | | 4,5 V | – | 0,001 | 0,1 | V |
| VOL | | 6 V | – | 0,001 | 0,1 | V |
| VOL | IOL = 4 mA, VI = VIH ou VIL | 4,5 V | – | 0,17 | 0,26 | V |
| VOL | IOL = 5,2 mA, VI = VIH ou VIL | 6 V | – | 0,15 | 0,26 | V |
| II | VI = VCC ou 0 | 6 V | – | ±0,1 | ±100 | nA |
| ICC | VI = VCC ou 0, IO = 0 | 6 V | – | 8 | – | µA |
| Ci | Capacité d’entrée | 2 V à 6 V | – | 3 | 10 | pF |
Les valeurs typiques sont mesurées à TA = 25 °C.[reference:7]
⚡ Caractéristiques Électriques (SN74HC165, pleine plage)
| Paramètre | Conditions | VCC | Min | Typ | Max | Unité |
|---|
| VOH | IOH = -20 µA, VI = VIH ou VIL, TA = -40 °C à +125 °C | 2 V | 1,9 | – | – | V |
| VOH | | 4,5 V | 4,4 | – | – | V |
| VOH | | 6 V | 5,9 | – | – | V |
| VOH | IOH = -4 mA, VI = VIH ou VIL, TA = -40 °C à +85 °C | 4,5 V | 3,84 | – | – | V |
| VOH | IOH = -4 mA, VI = VIH ou VIL, TA = -40 °C à +125 °C | 4,5 V | 3,7 | – | – | V |
| VOH | IOH = -5,2 mA, VI = VIH ou VIL, TA = -40 °C à +85 °C | 6 V | 5,34 | – | – | V |
| VOH | IOH = -5,2 mA, VI = VIH ou VIL, TA = -40 °C à +125 °C | 6 V | 5,2 | – | – | V |
| VOL | IOL = 20 µA, VI = VIH ou VIL, TA = -40 °C à +125 °C | 2 V | – | – | 0,1 | V |
| VOL | | 4,5 V | – | – | 0,1 | V |
| VOL | | 6 V | – | – | 0,1 | V |
| VOL | IOL = 4 mA, VI = VIH ou VIL, TA = -40 °C à +125 °C | 4,5 V | – | – | 0,33 | V |
| VOL | IOL = 5,2 mA, VI = VIH ou VIL, TA = -40 °C à +125 °C | 6 V | – | – | 0,33 | V |
| II | VI = VCC ou 0, TA = -40 °C à +125 °C | 6 V | – | – | ±1000 | nA |
| ICC | VI = VCC ou 0, IO = 0, TA = -40 °C à +125 °C | 6 V | – | – | 80 | µA |
Les valeurs typiques ne sont pas spécifiées.[reference:8]
⏱️ Caractéristiques de Commutation (SN74HC165)
| Paramètre | From (Input) | To (Output) | VCC | Température | Min | Max | Unité |
|---|
| fmax | – | – | 2 V | -40 °C à +85 °C | 5 | – | MHz |
| fmax | – | – | 2 V | -40 °C à +125 °C | 4,2 | – | MHz |
| fmax | – | – | 4,5 V | -40 °C à +85 °C | 25 | – | MHz |
| fmax | – | – | 4,5 V | -40 °C à +125 °C | 21 | – | MHz |
| fmax | – | – | 6 V | -40 °C à +85 °C | 29 | – | MHz |
| fmax | – | – | 6 V | -40 °C à +125 °C | 25 | – | MHz |
| tpd | SH/LD | QH or QH | 2 V | -40 °C à +85 °C | – | 190 | ns |
| tpd | SH/LD | QH or QH | 2 V | -40 °C à +125 °C | – | 225 | ns |
| tpd | SH/LD | QH or QH | 4,5 V | -40 °C à +85 °C | – | 38 | ns |
| tpd | SH/LD | QH or QH | 4,5 V | -40 °C à +125 °C | – | 45 | ns |
| tpd | SH/LD | QH or QH | 6 V | -40 °C à +85 °C | – | 32 | ns |
| tpd | SH/LD | QH or QH | 6 V | -40 °C à +125 °C | – | 38 | ns |
| … |
Les caractéristiques de commutation sont mesurées avec CL = 50 pF. Les valeurs typiques pour TA = 25 °C sont : tpd 13 ns, fmax 36 MHz.[reference:9]
⏱️ Exigences de Chronométrage (Timing Requirements, TA = 25 °C)
| Paramètre | VCC | Min | Max | Unité |
|---|
| fclock (fréquence d’horloge) | 2 V | 6 | – | MHz |
| fclock | 4,5 V | 31 | – | MHz |
| fclock | 6 V | 36 | – | MHz |
| tw (SH/LD low) | 2 V | 80 | – | ns |
| tw (SH/LD low) | 4,5 V | 16 | – | ns |
| tw (SH/LD low) | 6 V | 14 | – | ns |
| tw (CLK high or low) | 2 V | 80 | – | ns |
| tw (CLK high or low) | 4,5 V | 16 | – | ns |
| tw (CLK high or low) | 6 V | 14 | – | ns |
⏱️ Temps de Setup et Hold (TA = 25 °C)
| Paramètre | VCC | Min | Max | Unité |
|---|
| tsu (SH/LD high before CLK↑) | 2 V | 80 | – | ns |
| tsu (SH/LD high before CLK↑) | 4,5 V | 16 | – | ns |
| tsu (SH/LD high before CLK↑) | 6 V | 14 | – | ns |
| tsu (SER before CLK↑) | 2 V | 40 | – | ns |
| tsu (SER before CLK↑) | 4,5 V | 8 | – | ns |
| tsu (SER before CLK↑) | 6 V | 7 | – | ns |
| tsu (CLK INH low before CLK↑) | 2 V | 100 | – | ns |
| tsu (CLK INH low before CLK↑) | 4,5 V | 20 | – | ns |
| tsu (CLK INH low before CLK↑) | 6 V | 17 | – | ns |
| tsu (Data before SH/LD↓) | 2 V | 150 | – | ns |
| tsu (Data before SH/LD↓) | 4,5 V | 30 | – | ns |
| tsu (Data before SH/LD↓) | 6 V | 26 | – | ns |
| th (SER after CLK↑) | Tous | 5 | – | ns |
| th (PAR data after SH/LD↓) | Tous | 5 | – | ns |
🔬 Table de Vérité
| SH/LD | CLK | CLK INH | Fonction |
|---|
| L | X | X | Chargement parallèle (Parallel load) |
| H | H | X | Aucun changement (No change) |
| H | X | H | Aucun changement (No change) |
| H | L | ↑ | Décalage (Shift) – front montant de CLK INH |
| H | ↑ | L | Décalage (Shift) – front montant de CLK |
Le décalage (Shift) : Le contenu de chaque registre interne se décale vers la sortie série QH. Les données sur SER sont décalées dans le premier registre.[reference:10]
🔧 Schémas d’Application Typique
 |
Figure 4 –Logic Diagram Positive SN74HC165
|
 |
| Figure 5. En cascade de plusieurs SN74HC165 |
📏 Dimensions des Boîtiers
La datasheet ne fournit pas de tableau de cotes détaillé. Seules les informations suivantes sont disponibles :
- Boîtier D (SOIC‑16) : 10,00 mm × 6,20 mm
- Boîtier DB (SSOP‑16) : 8,20 mm × 6,50 mm
- Boîtier N (PDIP‑16) : 6,60 mm × 18,92 mm
- Boîtier NS (SO‑16) : 8,20 mm × 9,90 mm
- Boîtier PW (TSSOP‑16) : 6,60 mm × 5,10 mm
- Boîtier FK (LCCC‑20) : 9,09 mm × 9,09 mm
Les dessins mécaniques complets sont disponibles sur www.ti.com.[reference:13]
📌 Notes Techniques
- Entrées flottantes : toutes les entrées non utilisées doivent être reliées à VCC ou GND pour éviter un fonctionnement erratique (cf. rapport SCBA004).
- Zone de seuil : si le signal d’entrée reste entre VILmax et VIHmin, des double‑impulsions d’horloge peuvent se produire. Utiliser des fronts raides (≤ 500 ns).
- Test de charge : les caractéristiques de commutation sont mesurées avec CL = 50 pF, tr = 6 ns, tf = 6 ns.
- Capacité de sortie : un condensateur de découplage de 0,1 µF est recommandé à proximité de chaque broche VCC.
- Qualification : la version SN74HC165 est évaluée pour une plage de température de -40 °C à +125 °C.
🛒 Où Acheter le registre SN74HC165 :
- Au Maroc : abrid.ma (consultez le catalogue en ligne).
- À l’International : Mouser Electronics – livraison mondiale et stock en direct.
⚠️ Note d’information et clause de non‑responsabilité : Les données ci‑dessus sont extraites exactement de la datasheet officielle Texas Instruments (référence SCLS116H, révisée en décembre 2015). Aucune valeur n’a été ajoutée ou déduite. Les informations sont fournies à titre indicatif. Pour les dernières révisions et spécifications certifiées, veuillez consulter la documentation originale du fabricant (datasheet source).
